雜訊抑制電路設計方法
[前言]
在電子設備和通信系統的設計與配線過程中，必須審慎考慮石英晶體振盪器和其周邊電路相關設計注意事項和原則，方能獲得高品質優質振盪信號。作為信號源的核心，使用石英晶體振盪器總是被高度期待能夠得到高度精準度信號輸出，因此對來自電路板的高頻雜訊，總是謹慎以待。該電路在設計過程中需特別注意。以下相關設計注意事項說明，可以降低來自周邊電路的雜訊，特別是高頻雜訊對石英晶體振盪器輸出信號品質引響甚巨。
[幾種雜訊來源，來自石英晶體振盪器或其周邊電路]
首先，在圖1中，我們可概略標示出三種雜訊源，產生自石英晶體振盪器本身或其周邊電路。
- 來自電源線雜訊
- 來自時脈信號輸出端雜訊
- 來自石英晶體振盪器自身雜訊
通常所謂的“雜訊”，主要多是由這三種因素，累積而來。接著，將說明以上三種類型的雜訊源原因。
1.來自電源線雜訊
通常漣波或是交換式電源供應器所產生的雜訊，常會自電源路徑上所發射而出。這種雜訊會影響石英晶體振盪器的輸出。此外，也另須確保石英晶體振盪器所產生的漣波雜訊，不會偶合到電源路徑上。我們通實採用屏蔽方式來隔離雜訊源，提昇石英晶體振盪器輸出信號的穩定度。
2.來自時脈信號輸出端雜訊
輸出端雜訊源泛指因石英晶體振盪器輸出信號走線設計不佳，讓輸出時脈信號走線發生天線效應。時脈信號輸出端走線設計時，需考慮防止因設計不當產生天線效應時，所散射出的雜訊。
3.來自石英晶體振盪器控制IC雜訊
石英晶體振盪器控制IC雜訊，是指該振盪器內部IC或線路所產生的雜訊。為消除此雜訊時，需要確保穩定供電電源品質，使其輸出波形穩定，讓石英晶體振盪器在穩定條件下正常工作運行。這些雜訊源通常來自於上述原因，可以通過接後提到的電源線路和輸出線路降低雜訊設計，來提高整體電路和信號品質，並且降低雜訊。
上述的雜訊散射強度，和其通過電流大小和電流流經路逕成正比。因此，隨著電流量或電流流經路逕的阻抗降低時，相關雜訊散射強度亦會同時降低。 一般來說，電流和電流流經路逕的長度，存在著以下關連性，因為它與石英晶體振盪器及其周邊電路有關。
電流流量： 電源線＝石英晶體振盪器＞時脈信號輸出走線
電流路逕大小： 時脈信號輸出＞電源線＞＞石英晶體振盪器
時脈信號輸出走線所產生的雜訊，對石英晶體振盪電路的影響最大，其次是來自電源端的雜訊。相較於以上兩種雜訊源影響，來自石英晶體振盪器內部ＩＣ的雜訊，影響甚小。
[雜訊消除與抑制對策]
首先，主要降低雜訊的方式，有以下三種設計參考：
- 建立穩定的電源與接地設計
- 抑制電源雜訊的濾波線路設計 (安裝濾波線路以防止由電源所發出的雜訊)
- 穩定的輸出訊號線配置
1.穩定的電源和接地設計
穩定的電源和接地設計，是基於在高頻的頻段會有較低的阻抗，同時為了實現在各頻寬下各頻率點都能有均勻電位的導通特性考量。而接地線代表電路的基本參考電位，透過更寬闊表面積的接地層設計，以提供最穩定的設計特性。
當在採用多層板設計時，可透過額外的接地層來配置獨立的電源線和接地線。
關於焊點設計的部份，採用更寬的接觸面積可確保較低的阻抗，進而降低雜訊產生。
2.電源線濾波設計
透過搭配石英晶體振盪器的電路設計為例，通常會在電源端和接地線之間設計一個濾波線路，除了可防止由石英晶體振盪器的雜訊洩漏到電源端或接地線，同時也可避免由電源線向石英晶體振器發出雜訊干擾。而最為常用的濾波線路設計，大多會是在電源線和接地線之間連接一個或多個旁通電路專用濾波電容器。
a .旁通電路專用濾波電容器
旁通電路上的濾波電容的工作原理，主要是用來降低電阻(抗)間的相互作用，目的在於可以幫助提高整體電路的穩定運作，同時可吸收存在於電源線上的雜訊，這是最為普遍用來降低雜訊的方法。而透過適當的電容器容值設計選用，可以解決大多數與雜訊相關的問題。
i.旁通電路電容器容量選用
標準旁通電路電容值，如果只設計一顆時，建議約保持在0.01μF至1μF間，此旁通電路電容值建議盡可能越小越好。
同時，必須確認此旁通電路電容器電容值的頻率特性，以確保在高頻或低頻段時的阻抗不會增加。
下圖參考(高耗電，對電源雜訊極度敏感的「差動式輸出」石英晶體振盪器電路設計)，當旁通電路濾波用電容採用兩顆設計，電容器一容值約0.1μF，建議置放於愈接近Vcc和GND走線間。
電容器二容值約10μF，建議置放於愈接近電路板上電源走線路徑上。
採用兩顆旁通電路電容器大、小電容量時，分別過濾來自電源線上的高頻、低頻雜訊。
i i.旁通電路電容實裝設計
為了降低雜訊干擾，旁通電路用電容應盡可能靠近石英晶體振盪器。因為隨著走線長度的增加，寄生電感特性也將隨之增加，並導致高頻阻抗特性增大，所以必須留意旁通電路電容器的走線設計，以便讓信號可經由旁通電路電容器再流通過電源線，這可強制讓雜訊通過旁通電路電容器，有效提高雜訊消除。
然而，高頻雜訊通常會以直線方式來傳遞，所以在設計旁通電路電容時，請務必避免使用圖2a中的設計方式。如果是使用圖2a的設計方式，雜訊將不會通過旁路電容器而無法達到抑制的效果。因此，我們建議採用圖2b中顯示的圖面設計。
3.穩定的輸出訊號線配置
穩定的輸出訊號線配置，是指能在最小的訊號失真以及電磁輻射的影響下，有效透過輸出訊號線的配置設計，將石英晶體振盪器的輸出訊號(波形)傳輸到下一級元件的輸入端。而為了確保能提供符合輸入端的波形特性要求(如tr、tf、VOH、VOL等)，該如何設計穩定的輸出訊號線就變的非常重要。此外，穩定的輸出線路設計也需要能夠消除不需要的信號，例如Overshoot、Undershoot、Ring和Echo，如Figure 3b所示。
同時，為了能降低不必要的訊號干擾，走線時可能發生的天線效應，也必須特別留意。
一般而言，防止輸出波形失真的方式，有以下四種方式：
a. 配接串聯電阻
b. 配接終端電阻
c. 配置濾波線路
d. 輸出線路阻抗匹配
a. 配接串聯電阻
將石英振盪器連接到輸入元件時通常會導致波形失真，包括Overshoot、Undershoot和Ringing。這些失真主要是因為接收到未被消除的高頻雜訊，而這種高頻雜訊，大多比振盪頻
率高出3-7倍。為了消除這種失真，石英振盪器的輸出端和下一級元件 的輸入端之間需連接串聯電阻，如下Figure 4所示。
輸出線路阻抗(Z0)是由石英振盪器的輸出阻抗(Ro)和串聯電阻(Rs)的加總而成。串聯電阻(Rs)的最佳值，可以透過實際測試的方式來確認，而測試的方法可以將串聯電阻(Rs)從較低的電阻值轉換為高阻值，並使用示波器量測輸出波形，當該電阻值能夠有效消除Overshoot、Undershoot和Ringing，即為最佳電阻值。
b. 配接終端電阻 (Termination Resistance)
終端電阻的配置，主要是取決於介面類型和所用時脈訊號線的類型。
當輸出線路的阻抗與元件輸入的阻抗不匹配時，輸出波形將會出現失真，無法接收到完整的訊號，部分訊號將會被反射回石英振盪器，導致輸出波形失真以及高頻雜訊。 如果將石英振盪器輸出訊號分支到多個元件時，這種波形失真將會導致錯誤觸發訊號的產生。因此，如何選用正確的終端電阻(Termination resistance)以及阻抗匹配就變的非常重要。
為了防止來自接收設備的Echo，輸入訊號端與輸出訊號端的線路阻抗值必須相同。
Figure 5顯示了兩種常見的連接方法：分路端接和交流端接。
c. 濾波器設定
通常，輸出波形失真可以使用串聯電阻或連接終端電阻(Termination resistance)來解決。但是如果這些方法仍無法解決波形失真的問題時，就會採用濾波器設計的方式來解決。使用濾波器是消除高頻雜訊的有效方法，但這種方法會導致tr和tf的增加。因此，必須選擇相容於 tr 和 tf 特性的濾波器。
此外，如使用較大的電容器作為濾波器的使用則會導致電流增加，從而相反導致雜訊增加。
d. 輸出線路阻抗匹配
為了能減少輸出線路上的波形Echo(回波)，盡可能要求輸出線路阻抗能夠一致。為能實現一致的輸出線阻抗，輸出線的走線設計也是重要的關鍵之一，如Figure 6所示，可由直角轉換為45°角，或者可能的話，也可採用圓角曲線的設計以提高輸出線路阻抗的一致性。此外，應避免使用穿孔設計或 T 型分支設計。
最後，為有效降低雜訊發射的影響，我們總結兩種最重要的方法來進行說明。
a. 使用較短的輸出線
在所有電路設計應用中，輸出訊號線是最容易產生雜訊。因此，在線路設計佈線(Layout)的過程中，應優先考慮使用最短的輸出線路，以將阻抗變動的影響降到最小。而使用較短的佈線(Layout)會將輸出線諧振頻率轉移到高頻側，當頻率越高時，在頻率輸出元件所發生的阻尼就越多，這樣的設計方式可以降低雜訊發射。
b. 使用較短的電流迴路路徑
一般來說，由輸出線路發出的雜訊等級會與電流迴路的路徑長度成正比。
因此，從石英振盪器輸出端到下一級元件的輸入端與接地的走線長度必須盡可能越短越好。而為了實現這個目標，最簡單方法則是將接地層安裝在輸出端走線的另一側。
除了經由上述所說明的方法來降低雜訊的影響之外，透過石英振盪器及其週邊電路的優化設計則變的非常重要。最佳化電路設計除了可以避免與雜訊相關的問題發生，同時也可以使相關電子元件能夠充分發揮其最佳效能。
以上為日本精工愛普生針對石英振盪器或振盪電路相關設計雜訊消除與抑制對策經驗分享，如有任何設計問題時，可洽詢台灣愛普生公司各授權電子零件代理商，或是與我們聯絡。
原文來自: https://www5.epsondevice.com/en/information/technical_info/pdf/tech_notes_circuit_design20140624.pdf
更多精工愛普生技術撰文: https://www5.epsondevice.com/en/information/technical_info/white_paper.html